ens

转变生命并实现未来的科学

用于涂覆等离子体室部件的精密工程技术

所有的帖子

用于涂覆等离子体室部件的精密工程技术

高密度存储设备从2D到3D结构的迁移改变了刻蚀和沉积过程的性质,特别是当3D NAND集成层数增加到96层或更多时,新的工艺化学变得普遍。更大数量的冗长的加工步骤和高纵横比(HAR)特性涉及到对芯片制造过程的所有步骤,包括蚀刻、沉积和清洗设备提出了新的要求。一致的过程稳定性变得更难实现。

等离子体蚀刻和沉积室内的环境只是需要保持极清洁和不含杂质的区域的一个示例,以避免屈服损失,并保持晶片到晶片的一致结果的过程稳定性。蚀刻室中的过程工具部件的精确控制是保持所需的蚀刻速率和沉积室的沉积速率,以保持沉积层的电性完整性。

涂层室零部件

沉积室包含直接接触器件晶片的各种部件和部件,或者暴露于工艺化学物质,其随后到达晶片,图1.因此,材料选择至关重要。

等离子腐蚀室中使用的腐蚀性化学物质会腐蚀工具部件的表面并降解涂层。在3D设备处理过程中,较长时间暴露于更热的等离子体中会加速降解。粒子从被腐蚀的表面脱落,然后沉积在晶圆上,可能导致设备故障。

长期以来,采用等离子喷涂氧化钇或阳极氧化铝制成的保护元件一直是行业标准。尽管这些解决方案已经发挥了多年的作用,但先进工艺节点的纳米级特性要求系统中每个部件的清洁度都提高。常规涂层组件不够坚固,无法在不影响设备产量的情况下承受腐蚀和沉积腔内的恶劣环境。等离子喷涂涂层相对粗糙和多孔,而阳极氧化涂层则表现出原位开裂,使其容易降解。沉积室内零件的复杂形状也对喷涂提出了挑战,喷涂在平面表面上效果最好。DEPO-CHEAMER-ININE-11494-1200X600

图1所示。典型沉积室中的组件
可以通过PVD和/或ALD涂层涂覆。


精密工程涂层方法,用于更高收率

精密设计的专业涂层借用与半导体晶片处理相关的真空薄膜技术,以产生能够更好地抵抗耐腐蚀和氧化的涂覆部件。可用两种选择:物理气相沉积(PVD)和原子层沉积(ALD)。

室部件的PVD和ALD涂层通常基于钇或氧化铝,或者可以由氧氮化铝(Alon)制成。必须根据应用程序定制精确的化学和涂层厚度。根据器件规格,使用腔室中的温度,处理时间和气体随着所需涂覆性能的涂层的正确组合而变化,处理时间和气体在很大程度上变化。定制精密工程涂层在成本和性能之间提供最佳平衡。

每种精密工程涂层必须在腐蚀性等离子体/化学存在下表现出最低耐磨和耐腐蚀性,并完全粘附到下面的基底以产生均匀涂覆的表面。涂覆部分的几何形状和材料,腔室的类型和加工条件进一步决定了最佳的涂层化学和方法。

PVD涂层方法

PVD涂层方法最适合用于蚀刻工具中,需要较厚的涂层来充分抵抗腐蚀性蚀刻剂的损害。在建造具有挑战性的结构(如3D NAND)时,对涂层完整性的关注尤其关键。关键的存储阵列通道和槽干蚀刻步骤是最具挑战性的,需要高偏置,长蚀刻时间才能从上到下完全蚀刻5微米厚的结构。在这段时间里,蚀刻室部分暴露在腐蚀性的热等离子体中。

PVD YTTRIA或氧化铝生产比标准等离子体喷涂方法多更密集和更清洁的涂层,从而降低涂层劣化产生的颗粒产生的风险。由于通过具有多孔微观结构的松散产生的颗粒的凝聚来形成等离子体喷涂涂层,因此存在围绕这些附聚物蚀刻的趋势。蚀刻的附聚作为离散颗粒下的晶片下雨。因为PVD涂层以较慢的速率蚀刻,所以蚀刻速度较慢,均匀地涂覆整个表面,均匀地保持涂层完整性。

PVD涂层方法也允许通过改变源材料(靶)来快速开发新的涂层材料。使用统计技术可以快速绘制新材料的加工空间。从超高纯度的PVD靶开始,可以控制薄膜的纯度。当使用多源沉积工具时,涂层可以高度定制,生成复杂的合金、氧化物和氮化物。

ALD涂层方法

ALD是腐蚀和沉积工具中涂层组件的理想选择。内部几何形状复杂的部件,如气体分配部件,特别适合ALD涂层工艺。淋浴喷头通常有数千个小孔,有时甚至有内部通道或压力室,由于它们将腐蚀性化学物质直接输送到晶圆片表面,极端的清洁和耐腐蚀性是至关重要的。

ALD涂层将覆盖所有表面,并提供可靠、高纯度、几乎无缺陷的保护屏障。

ALD精确,但它是一个相对缓慢的过程。因此,它最适合其独特属性优于更高的上前涂层成本的应用。对于关键应用,延长部件寿命和减少污染的优点提供了总体拥有成本的总体降低。

实现最大灵活性的多层和混合方法

设备供应商不需要限制使用单一材料或仅使用PVD或ALD涂层组件的选择。有时,混合或组合的方法最有意义。

只有ALD多层方法可以实现终极定制。涂料供应商可以为每个ALD层沉积不同的材料,从而比面对多种腐蚀性化学品,图2和图3的环境更稳健的复合混合物比单一材料更稳定。非均相涂层可能比较不同的化学环境均匀涂层。多层,也可以将沉积在ALD加上沉积的沉积PVD的附加层的层,输送了两个过程的益处。

交流-涂层内联- 11494 - 1200 x600 - 1概括

先进的半导体器件需要工具,以促进高通量和高产量,同时适应严格的污染要求和HAR几何形状。只有当腔室保持前所未有的清洁水平时,蚀刻和沉积工具才能满足这些需求。在零部件上使用PVD、ALD或这两种技术的组合沉积的精密工程涂层,解决了传统涂层方法的局限性。

无论涂层化学和沉积方法如何,晶片制造商都应期待pvd和ald涂层组件供应商监控其涂层的一致性,并就涂层选择提供指导。最佳选择需要在组件将经历的精确制造环境中进行内部测试。为应用程序裁剪一种涂层应该是一个协作的、迭代的过程,它会产生精确的工程涂层。其好处将是更清洁的淀积室,降低拥有成本,并提高设备产量。

要阅读全文,请访问Entegris网站:高级涂料

相关的帖子

用于涂覆等离子体室部件的精密工程技术

高密度存储设备从2D到3D结构的迁移改变了刻蚀和沉积过程的性质,特别是当3D NAND集成层数增加到96层或更多时,新的工艺化学变得普遍。更大数量的冗长的加工步骤和高纵横比(HAR)特性涉及到对芯片制造过程的所有步骤,包括蚀刻、沉积和清洗设备提出了新的要求。一致的过程稳定性变得更难实现。

从可预测的缺陷过渡到普遍的缺陷

大多数设备和流程工程师都成为分析晶圆图的专家,以便快速识别指示当其设备或过程是Maverick产量事件的肇事者时的签名。但由于缺陷签名变得更加微妙,更难以快速识别,因此不仅需要考虑在线检查系统的识别,而是特别是他们没有识别的内容。

防止危险静电放电(ESD)

就像一道闪电可以击中一个点并移动,在它之后形成一条破坏路径一样,一次静电放电也可以对半导体制造商的利润产生类似的影响。对于先进节点制造商来说,由于不锈钢加工工具部件无法满足日益提高的纯度要求,使用含氟聚合物的趋势加剧了静电放电带来的风险。